KIP-Veröffentlichungen

 
Jahr 2011
Autor(en) Alexander Kononov
Titel Testing of an Analog Neuromorphic Network Chip
KIP-Nummer HD-KIP 11-83
KIP-Gruppe(n) F9
Dokumentart Diplomarbeit
Keywords HICANN Analog Neuromorphic Network Chip Testing HMF Hybrid Multiscale Facility
Abstract (de)

Die vorliegende Arbeit befasst sich mit dem Testen des Prototypsystems der neuromorphen Hardware des BrainScales Projekts. Schwerpunkt der Tests war das zentrale Element des Systems: der HICANN-Chip.

Insbesondere wurden die Floating-Gate-Speicherzellen, die zur analogen Speicherung der Neuronenparameter dienen, und die synaptischen Schaltungen, die biologische Synapsen emulieren, auf ihre Funktion, Präzision und Effizienz untersucht.

Als Resultat der Arbeit wurde die Genauigkeit der untersuchten Komponenten quantifiziert und Methoden entwickelt, um die Präzision, Schnelligkeit und den Spannungsbereich der Programmierung von Floating-Gate-Speicherzellen zu verbessern und zu stabilisieren.

Zudem wurde die existierende Test-Software um mehrere funktionelle Module erweitert, die eine einfache Ansteuerung vieler Chip-Funktionen ermöglicht. Während der oben genannten Tests wurden einige weitere bisher ungetestete Funktionen des Chips überprüft und analysiert.

Abstract (en)

This thesis describes testing of the prototype system of the neuromorphic hardware for the BrainScales project. The tests were focused on the core mixed-signal component of this wafer-scale system: the HICANN chip.

Particularly the floating gate memory cells that store the analog neuron parameters, as well as the synaptic circuits that emulate behavior of biological synapses, underwent tests concerning their functionality, precision and efficiency.

As a result of testing, the accuracy of subject components was quantified. Also, the methods for optimizing and stabilizing the programming accuracy, speed and voltage range of the floating gate memory cells were developed.

Additionally, the existing test software was extended by several modules, which now provide simple and efficient control over many functions of the chip. In the course of the testing process, many of the chip’s previously untested functionality could be verified and analyzed

Datei pdf
zum Seitenanfang
KIP - Bibliothek
Im Neuenheimer Feld 227
Raum 3.402
69120 Heidelberg